EFINIX

破壊的なFPGAプラットフォーム
イノベーションを加速します

メーカー概要

Efinixは、2012年にアメリカで設立されたFPGAスタートアップで、今までにはない革新的なQuantum™テクノロジーにより従来のFPGAよりも、4倍のPPA(パワー・パフォーマンス・エリア)を実現しました。Trion FPGAは、この技術により他社FPGAと同性能にもかかわらず、低消費、最適な価格で量産出荷中です。さらに高性能化、高集積化を実現したTitanium FPGAは2021年より出荷予定です。

EFINIXの特徴

低消費電力、リコンフィギュラブル、高性能!メインストリーム市場向け FPGA プラットフォーム

EFINICのFPGA のコア技術は、従来の FPGA 技術と比較し、電力、性能、面積の全てにおいて優位性を持つ、革新的なQuantum™ ファブリックです。EFINIXのTitanium FPGA は、新たなアプリケーションを開拓し、メインストリーム市場でのイノベーションのための迅速な市場投入を可能にします。4,000 から100 万ロジック・エレメント (LE) までの集積度を持つEFINIXFPGA は、カスタム・ロジック、演算アクセラレーション、機械学習やディープラーニングなど、お客様の次の設計課題に対応する準備が整っています。

Titanium FPGA

Titanium FPGA は、従来のFPGA技術と比べて PPA (パワー、パフォーマンス、エリア) の面で優れており、最大 70% の消費電力削減高価を実証しています。Titanium デバイスは、これまで高価なハイエンド FPGA に求められていた集積度、柔軟性、性能を実現することで、大量生産のメインストリーム市場における可能性を再定義します。 Titanium ファミリは、35,000 ~ 1,000,000 ロジック・エレメントのデバイスを取り揃えています。その画期的な PPA は、民生機器やエッジ・コンピューティングから産業用オートメーション、通信、自動車まで、幅広い市場に適用できます。また、高速 SERDES、セキュリティブロック、MIPI インターフェイスなどの強化された機能により、Titanium デバイスはターゲット市場が求める厳しい要求を確実に満たすことができます。

Titanium FPGA ブロック図

Titanium FPGA ブロック図

製品ラインナップとパッケージ

リソースとインターフェイス

※下の表は左右にスワイプすることができます

機能 Ti35 Ti60 Ti90 Ti120 Ti180 Ti240 Ti375 Ti550 Ti750 Ti1000
ロジック・エレメント (LE) 36,176 62,016 89,812 119,750 176,256 236,888 370,137 533,174 727,056 969,408
10K メモリブロック (Mb) 1.53 2.62 7.34 9.8 13.11 19.37 27.53 39.65 54.07 72.09
DSP ブロック 93 160 359 478 640 946 1,344 1,936 2,640 3,520
PLL 4 4 10 10 10 10 10 10 10 10
GPIO 34 34 80 80 80 80 80 80 80 80
高速 I/O 146 146 204 204 232 172 172 268 268 268
DDR4、LPDDR4、DDR3、
DDR3L、LPDDR3
x32 x32 x32 x72 x72 2 x72 2 x72 2 x72
MIPI D-PHY 2.5 Gbps  —  — 4 RX
4 TX
4 RX
4 TX
4 RX
4 TX
3 RX
3 TX
3 RX
3 TX
3 RX
3 TX
3 RX
3 TX
3 RX
3 TX
16 Gbps Serdes x8 x8 x8 x12 x12 x16 x16 x16
25.8 Gbps Serdes x8 x8 x8

パッケージ オプション

※下の表は左右にスワイプすることができます

パッケージ Ti35 Ti60 Ti90 Ti120 Ti180 Ti240 Ti375 Ti550 Ti750 Ti1000
64ボール WLCSP (0.4 mm、3.5x3.4 mm)   チェックマーク                
100ボール FBGA (0.5 mm、5.5x5.5 mm)  チェックマーク チェックマーク                
225ボール FBGA (0.65 mm、10x10 mm)  チェックマーク  チェックマーク                
361ボール FBGA (0.65 mm、13x13 mm)      チェックマーク  チェックマーク  チェックマーク          
400ボール FBGA (0.8 mm, 16x16 mm)      チェックマーク  チェックマーク  チェックマーク  チェックマーク  チェックマーク      
484ボール FBGA (0.65 mm、15x15 mm))            チェックマーク  チェックマーク  チェックマーク  チェックマーク  
625ボール FBGA (0.65 mm、17x17 mm)            チェックマーク  チェックマーク  チェックマーク  チェックマーク  チェックマーク
784ボール FBGA (0.8 mm、23x23 mm)            チェックマーク  チェックマーク  チェックマーク  チェックマーク  チェックマーク
1,156ボール FBGA (1.0 mm、35x35 mm)                    
TRion FPGA

エフィニックス (Efinix®) Trion® プログラマブル・プラットフォームは、 Quantum™ テクノロジをベースに構築されており、従来の FPGA 製品と比較して、パワー・パフォーマンス・エリアに大きな優位性をもたらします。Trion FPGA は、プログラマブル・ロジックと Quantum テクノロジを使用したルーティング・ファブリックを特徴としています。このファブリックは、外周に I/O インターフェイスを持ち、モバイルや IoT などの多くの大量生産アプリケーションで必要とされる小型パッケージ要求を満足します。ロジックおよびルーティングに加えて、内蔵メモリと乗算器ブロック (または DSP ブロック) が含まれています。
この Trion プラットフォームは SMIC 40nm LL プロセスで製造され、4,000 ~ 20万ロジック・エレメント (LE) のロジック集積度を持ち、GPIO、PLL、発振器、MIPI、DDR、LVDS などの標準インターフェイスを内蔵しています。Trion FPGA は、汎用カスタム・ロジック市場 (モバイル、IoT、一般的なコンシューマ製品、産業機器、医療機器など) をターゲットにしています。また、エッジデバイスでの深層学習や演算アクセラレーターのような急成長している市場もサポートします。

Trion FPGA ブロック図

Trion FPGA ブロック図

FPGAラインナップおよびパッケージ

ラインナップとインターフェイス

※下の表は左右にスワイプすることができます

機能 T4 T8 T13 T20 T35 T55 T85 T120
ロジック・エレメント (LE) 3,888 7,384 12,828 19,728 31,680 54,195 84,096 112, 128
マスク・プログラマブルメモリ (MPM) チェックマーク チェックマーク チェックマーク チェックマーク
内蔵メモリビット (kb) 77 123 727 1,044 1,475 2,765 4,055 5,407
18x18 乗算器 4 8 24 36 120 150 240 320
PLL 1 5 5 7 7 8 8 8
最大 GPIO 本数 (1) 55 97 195 222 222 278 278 278
LVDS (TX, RX) 6,6 13,13 20,26 20,26 52,52 52,52 52,52
DDR3, LPDDR3, LPDDR2 (1066 Mbps) x16 x16 x32 x32 x32
MIPI DPHY (4レーン) 内蔵 MIPI CSI-2 コントローラ 2 RX
2 TX
2 RX
2 TX
2 RX
2 TX
3 RX
3 TX
3 RX
3 TX
3 RX
3 TX

パッケージ オプション

※下の表は左右にスワイプすることができます

パッケージ T4 T8 T13 T20 T35 T55 T85 T120
49 ボール FBGA (0.4 mm、3x3 mm) チェックマーク  チェックマーク            
80 ボール WLCSP (0.4 mm, 4.5x3.6 mm)       チェックマーク         
81 ボール FBGA (0.5 mm、5x5 mm) チェックマーク  チェックマーク             
144 ピン LQFP (0.5 mm、20x20 mm)   チェックマーク             
169 ボール FBGA (0.65 mm、9x9 mm)     チェックマーク   チェックマーク        
256 ボール FBGA (0.8 mm、13x13 mm)     チェックマーク  チェックマーク         
324 ボール FBGA (0.65 mm、12x12 mm)       チェックマーク   チェックマーク  チェックマーク  チェックマーク  チェックマーク
400 ボール FBGA (0.8 mm、16x16 mm)       チェックマーク  チェックマーク       
484 ボール FBGA (0.8 mm、18x18 mm))            チェックマーク  チェックマーク  チェックマーク
576 ボール FBGA (0.65 mm、16x16 mm)            チェックマーク  チェックマーク  チェックマーク
efinity

 エフィニックス (Efinix®) の Efinity® IDE は RTL デザインからビットストリーム生成までの完全なツールフローを提供します。
シンプルで使いやすい GUI インターフェイスとコマンドライン スクリプトをサポートし、Trion® FPGA のデザインに必要なツールが全て含まれています。

特徴

efinity 特長図
  • プロジェクト管理
  • Verilog HDL、SystemVerilog、および VHDL 言語をサポート
  • デザイン階層、レポートファイル等のグラフィカル表示
  • 各ツールをフロー/マニュアル実行するための使いやすいダッシュボード (論理合成、配置、配線、ビットストリーム生成)
  • 各種制約、ピン配置のためのインターフェイス・デザイナー
  • デザインのロジック、配置配線を確認するためのフロアプラン・エディタ
  • タイミングを確認するためのタイミング・ブラウザおよびスタティック・タイミング解析
  • タイミング解析を実行する Tcl コマンド コンソール
  • ModelSim、NCSim、もしくはフリーの iVerilog シミュレータを用いたシミュレーションフロー
  • ロジック・アナライザ、バーチャル I/O を使用するためのデバッガ
  • Trion FPGA もしくは Quantum™ コアをコンフィギュレーションするためのプログラマ (GUI/コマンドライン)
Ruby SoC

キャッシュ、DDR DRAM コントローラ搭載した高性能 SoC コアで、リアルタイムシステム制御、イメージプロセッシング等の処理能力を要するアプリケーション向け

  • ~1.2万 LE / 78 RAM ブロック
  • 10-100 MHz
  • 1.16 DMIPS/MHz
  • DDR メモリ最大 3.5 GB
  • オンチップ RAM 4KB
  • GPIO 16 本
  • Timer
  • PLIC
  • SPI マスター 3 個
  • I2C マスター/スレーブ 3 個
  • UART 2 個
  • AXI4 ユーザーペリフェラル 1 個
  • APB3 ユーザーペリフェラル 2 個
Ruby SoC
Jade SoC

性能とエリアのバランスのとれたキャッシュ搭載の汎用 SoC コアで、通信プロトコル制御、産業用オートメーション、データロギング等のアプリケーションや汎用マイコン置換用途向け

  • ~7,000 LE / 93 RAM ブロック
  • 10-100 MHz
  • 1.2 DMIPS/MHz
  • オンチップ RAM 32 KB
  • GPIO 16 本
  • Timer
  • PLIC
  • SPI マスター 2 個
  • I2C マスター/スレーブ 2個
  • UART 1 個
  • APB3 ユーザーペリフェラル 1 個
Jade SoC
Opal Soc

エリア優先、キャッシュレスの最小構成のコンパクト SoC コアで、システム監視やリモートコンフィギュレーション、制御などの組み込処理機能を要するアプリケーション向け

  • ~5,000 LE / 16 RAM ブロック
  • 10-100 MHz/20 MHz
  • 0.98 DMIPS/MHz
  • オンチップ RAM 4 KB
  • GPIO 8 本
  • Timer
  • PLIC
  • SPI マスター 1個
  • I2C マスター/スレーブ 1 個
  • UART 1 個
  • APB3 ユーザーペリフェラル 1 個
Opal Soc

コンフィギュレーションに関して

Efinix FPGAのコンフィギュレーションモード

Efinix FPGAのコンフィギュレーションモードは大別すると以下の3つとなります。

コンフィギュレーションモード

Mode 説明
SPI Active FPGAがSPI MasterとなるMode。外付けでSPI Flashを接続しFPGAがSPI通信でbit streamを読み出しコンフィギュレーションします。
SPI Passive FPGAがSPI SlaveとなるMode。外付けマイコン等のSPI MasterデバイスからFPGAへbit streamを流し込むことによりコンフィギュレーションします。
JTAG ホストコンピュータなどからJTAG I/Fへbitstreamを流し込むことによりコンフィギュレーションします。主にデバッグ時などに使用します。

技術資料

Efinity紹介


Efinix FPGAの統合開発環境であるEfinityの説明です。これからEfinityを使おうとする方。Efinityを使い始めたばかりの方に Efinityの操作方法などを説明しています。

Efinity Interface Designer GPIO,JTAG,PLL設定

Interface designerは Efinix社 FPGAをデザインする上でハードマクロの定義・設定などを行う機能です。 論理開発(HDL)でないハードマクロは Interface designerで定義を行います。 本編では、GPIO, PLL, JTAG の設定方法を説明します。

Efinix FPGA JTAG SPI Flash Loader

JTAG SPI Flash LoaderはビットストリームデータをJTAGから入力。FPGAをスルーさせSPI Flashへ書き込みを行なうIPです。SPIのコネクタを実装せずにFlashへの書き込みを実現できます。

Efinity Debugger Logic Analyzer

Efinix FPGAのデバッグ手法を解説します。開発環境Efinityを使ったデバッグインスタンス生成~実行までの手法を解説します。

EfinityでのGPIDアサイン法.png

EfinityでのGPIOアサイン法


EfinityにおいてCSV形式でのピン定義方法を説明します。 多ピンの定義が必要となる場合に有用です。

カタログ

EFINIX FPGAカタログ

※フォーム認証なし
関連記事