

#### Efinix社FPGA用開発環境



※こちらの資料では、全46ページ中29ページまでの公開となります。続きの閲覧には、ダウンロードが必要となります。

#### 本書の目的

#### ✔ 対象者

- ▶ FPGA開発フローの概略を知りたい方
- ➤ これからEfinix ® FPGA開発を始める方、検討している方
- ▶ 他社製品からEfinix ® FPGAへの乗り換えを検討している方

#### ✔ 受講のゴール

- ➢ Efinityの導入方法を知る
  - 入手方法、メンテナンス
- ▶ FPGA開発フローを知る
- ➤ Efinityに実際に触れる
  - 基本操作を学ぶ





ドキュメントやツールのダウンロードなどサポートページの利用にはユーザー登録が必要になります。

- ユーザー登録は以下のページにアクセスし必要情報を入力します
- Efinix Support (efinixinc.com)

ユーザー登録が済み、ボード発注手続きが済みましたら、ツールダウンロード の権利を有したことになります。

ツールダウンロード可能にする手続きは以下のいづれかの方法で可能です。

- ✓ 弊社に(発注手続きが済んだ旨)ご連絡いただく
- ✓ ボード到着後、以下のページにて登録手続きを行う

https://www.efinixinc.com/support/profile-devkit.php



## Efinity入手方法

- ✓ Efinixウエブサイト
  - https://www.efinixinc.com/support/index.php
  - ▶ 上記サポートページにてログイン
    - 未登録の場合'Register'をクリック→必要項目を入力し登録 を行います。
- ✔ ツールダウンロード権利の取得方法
  - ▶ Efinityをダウンロードするには以下の方法があります
    - 有償(新規\$150、<del>更新\$100</del>)で購入いただく
    - 評価ボードを購入いただく(紐づいてダウンロード権提供)
  - ➤ Efinityはライセンス管理をしていない(サポート期限を過ぎても利用 可能)。



### Efinityとは

- ➢ EfinityはEfinix社のFPGAを開発するためのソフトウエア (ツール)
- ▶ 論理回路の設計~デバイスへの書き込みまでをカバー(※) ※シミュレーションはModelSimなどのツールが必要
- ▶ 本書では
  - Efinityの機能概略説明を行ない「まずは使ってみる」を実践します
     ✓ 今まで使っていたツールと違いわかりづらい
    - ✓ ユーザーガイド(以下、UG)が英語で読み込みが大変
    - ✓ UGの説明が詳細で何から手をつければ良いかわかりづらい

を解決することを目指しています



### Efinity起動画面



#### Closing project done



#### Tool Bar





### Tool Bar 一説明

- ・Exit Efinityを終了する
   ・Preference 基本設定
   ・Create Project 新プロジェクト作成
   ・Open Project 既存のプロジェクトを開く
   ・Edit Project プロジェクト編集
   ・Close Project プロジェクトを閉じる
   ・Show/Hide Console Console画面表示 /非表示切り替え
- ·Load Place and Route Data
  - Place and Route 結果表示

表示

- ·Show Dashboard Dashboard表示
- ·View Floor Plan Floor Plan表示
- ·View Message Browser- Message Browser
- ·View Timing Browser Timing Browser表示

- ·View Log Message Log表示
- $\cdot \text{Open Interface Designer}$ 
  - Interface Designerを開く
- $\cdot$  Open Debugger Wizard
  - Debugger Wizard開始
- ·Open Debugger Debugger起動
- ·Open Programmer Programmer起動
- ·Open IP Catalog IP選択 & 生成
- ·Show/Hide Tcl Command Console
  - Tcl Command Console 表示/非表示切り替え





#### フローで行われる処理

Automated FlowがOnの場合は以下の処理を実行
✓ デザインのシンタックス・チェック
✓ 論理合成 (Synthesis)
✓ 配置配線 (Place & Routing)
✓ プログラミング・データ生成
✓ タイミング検証
◆ 各プロセスの実行結果レポートが出力される



### デザインを始める前に

- ▶ サポートされるHDL (ハードウエア記述言語)
  - ✓ Verilog HDL
    - Verilog 2001, Verilog 1995
    - VHDLとの混在可能
  - ✓ System Verilog
    - Verilog IEEE 1800 (System Verilog 2009,2005)
  - ✓ VHDL
    - VHDL IEEE 1076 (VHDL 2008,1993)
    - System Verilogとの混在可能
- ➢ System CなどのC言語は非サポート
- ▶ 回路図によるデザインエントリー機能は実装されていない



#### EfinityでのFPGAデザイン

▶ 1つの FPGA デバイス開発に関わるすべてのファイルを「プロジェクト」で管理

- 使用するすべての論理回路(デザイン)ファイル
- ピン配置、制約ファイルなど
- プロセス実行による生成ファイル
- ▶ 異なる(別の)FPGAデバイス開発には別プロジェクトを作成
- > プロジェクト名と最上位階層デザインを一致させる(推奨)
- ▶ 作業を再開するときは既存のプロジェクトを開く



### Efinityデザインフロー

プロジェクト作成 プロジェクト名設定、作業ディレクトリ指定 論理回路 (HDL)記述、IP作成、各モジュールを接続 デザイン作成 論理シミュレーション 論理回路の動作をシミュレーション確認 制約設定 ピン配置、未使用ピン設定、タイミング制約 コンパイル 論理合成~配置配線まで実施 タイミング検証 タイミングレポートを確認、条件を満たしていなければ改善を図る プログラミング FPGAデバイスへの書き込み。動作確認



#### プロジェクト作成





プロジェクト作成ー続き

Project Ec	litor				×
Project	Design	n Synthesis	Place and Route	Bitstream Generation	••
Project Name Location Descriptio	Design	Synthesis	Place and Route	Bitstream Generation	
Family Device Timing M	odel	Trion T8F81 C2		Selec	• .t

'Create Project'を選ぶと Project Editor画面が現れる。 'Project'タブで

- プロジェクト名
- 作業フォルダ
- ターゲットデバイス
- を設定

Device Family (TrionまたはTitanium) Device Target Modelを選択



### Designエントリー

Project Editor X	
Project Design Synthesis Place and Route Bitstream Generation	ーーー 'Design'タブでは
Top Module/Entity	▼.
Top Level VHDL Architecture	
Default Version : Verilog verilog_2k   VHDL vhdl_2008	Top Moduleを指定
Design	
Type design file name to filter	$\langle \rangle$
File Name Type Version Library Location	
	<ul> <li>デザインファイルの</li> <li>取り込み</li> <li>追加</li> <li>削除</li> <li>を行うことができる</li> </ul>
SDC	
OK Cancel	



デザイン入力(作成)

#### ▶ デザイン入力方式

- Verilog HDL, VHDL, SystemVerilog
- IP catalog
- ➢ Efinityには右記のようなエディタ機能も搭載

ode	Editor	0(
۲	T20_Eval_Knight.v 🗙	
ę		
1	// LED drive test circuit for T20BGA256 Eva board	-
2		
3	<pre>module knight_led(CLK, RST_X, STOP, LED);</pre>	
4	input CLK;	
5	input RST_X;	
6	input STOP;	
7	output reg [7:0] LED;	
8	<pre>parameter skip_max = 1024*1024*7;</pre>	
9	<pre>parameter state_max = 11;</pre>	
10	reg [26:0] skip_cnt;	
11	reg [3:0] state;	
12		
13	always @(posedge CLK or negedge RSI_X) begin	
14	UFD (= 01501010101	
15	LED <= 8'D01010101;	
17	state <= 0,	
18	end	
19	$\Theta$ else if (STOP == 1'b0) hegin	
20	state <= state:	
21	end	
22	else begin	
23	<pre>skip_cnt &lt;= (skip_cnt==skip_max)? 0:skip_cnt +1;</pre>	
24	<pre></pre>	
25	<pre>state &lt;= (state == state_max)? 0: state +1;</pre>	
26	o     case(state)	
27	0: LED <= 8'b11111100;	
28	1: LED <= 8'b11111001;	-
20		



#### 既存プロジェクトを開く

File       Flow Tools Floorplan Help         Create Project       Image: Console         Open Recent Project       Image: Console         Image: Console       <
Create Project       ○       ○       ○       ○       ○         So Open Project       ○       ○       ○       ○         So Console       ○       ○       ○       ○         Close Project       ○       ○       ○       ○         Preferences       Preferences       ◇       10月 25 22 12:50:42 - Starting Efinity IP Manager RPC Service         水 10月 25 22 12:50:52 - IP Manager RPC Server Connected.       ○       ○
Open Recent Project       Open Recent Project         ① Edit Project       Q 包 珍         ② Close Project       V: 10月 25 22 12:50:42 - Starting Efinity IP Manager RPC Service         ※ Preferences       火: 10月 25 22 12:50:52 - IP Manager RPC Server Connected.
Open Recent Project       Console         ② Edit Project       ②         ③ Close Project       ③         ④ Preferences       ①         Pectore Window Lawout       ○         ● Preferences       次         10月       25       22         10月       25       22         125:50:52       - IP Manager RPC Server Connected.
<ul> <li>➢ Edit Project</li> <li>◎ Close Project</li> <li>◎ Preferences</li> <li>Preferences</li> <li>▶ 10月 25 22 12:50:52 - IP Manager RPC Service</li> <li>▶ 10月 25 22 12:50:52 - IP Manager RPC Server Connected.</li> </ul>
Image: Close Project            ● Preferences         Preferences         Pectors Windows Layout                 Perform Windows Layout                 Perform Windows Layout                         Perform Windows Layout                      Perform Windows Layout                           Perform Windows Layout                      Perform Windows Layout                 Pettors Windows Layout
Preferences  Pectore Window Layout      K 10月 25 22 12:50:52 - Starting Erinity IP Manager RPC Service      火 10月 25 22 12:50:52 - IP Manager RPC Server Connected.
Pestore Window Lavout
Restore Window Layout
⊗ Exit

デザイン中のProjectを以下の手法で開くことができます

'Open Project'は ディレクトリ指定→ 既存プロジェクトopen

'Open Recent Project'は 最近開いたプロジェクトを open





Efinity Software	_ IP Catalogアイコンを押すとIP Catalog画面が現れる
C       Image: Single Control of Con	<ul> <li>IP Catalog – </li> <li>Search</li> <li>Installed IP</li> <li>Efinix</li> <li>AXI Infrastructures</li> <li>Arithmetic</li> <li>Bridges and Adaptors</li> <li>Ethernet</li> <li>MIPI</li> <li>Memory</li> <li>Memory Controllers</li> <li>Processors and Peripherals</li> <li>Serial Interface Protocols</li> </ul>
	+ Add Next>> Close



### IP Catalog - 続き

- ▶ Efinix FPGA固有のIPライブラリ
  - ◆ RISC-V, MIPI, Memoryコントローラなど用意
- ◆ 現状I社、X社と比較して提供されるIPは少ないが、今後随時追加される予定 > ゼロからの設計不要。ウイザード形式
  - ◆ パラメータをカスタマイズ。望みの形式にカスタマイズ
  - ◆ IP Catalogから所望のIPを選択。パラメータ設定 -> Generateで生成



#### Interface Designer



Interface designerはEfinix社FPGAをデザインする上で

- > GPIO
- > PLL
- > Oscillator
- > MIPI
- > LVDS
- ➢ JTAG User Tap
- > DDR

などのInterfaceの定義・設定などを行うEfinityに搭載されている機能です。



#### Interface Designer - PIN配置指定

FPGAの合成を行うタイミングでは入出力(インターフェース)信号が定義されピン配置も決定されていることが必要条件となります。

▶ インターフェース信号を定義するためにInterface Designerが用意されています

Section 24 Contended Designer - T4trial		– 🗆 ×	
File Design Help ⊗ □ □ □ □ □ ■ ■ ■	e 🛛 🖉 👘 💿		Interface designer
Design Explorer     Image: Search and the search and th	Block Summary Property Value		<ul> <li>PINアサイン</li> <li>I/O定義</li> <li>Drive Strength</li> <li>未使用ピン定義 などを行う。</li> <li>状態は'Design Explorer' で確認できます</li> </ul>



#### Interface Designer – GPIO Instance View





合成、プログラミング

#### デザインが完了したら合成を行います。



Automated Flowがアクティブな状態であれば 「Synthesis'アイコンをクリックすることで全 フローが実行される。 左側に配置されるアイコンが優先であり例えば 「Place'アイコンをクリックすれば、それ以 降のフローが実施される。 Automated FlowをOFFにすれば個々のフロー を単独で実施可能





#### フローを実施すると自動的にResultタブに切り替わります。

Efinity Software		–	k
File Flow Tools Floorplan Help			
8 🕸 🖬 🖬 🗹 🗷 🛙	🗉 😟 😫 🐨 👁 🖷 🎽 🕷 🛱	P R R 0	
Project : T4trial	© E Console	r (	0
dashb	<ul> <li>☑</li> <li>☑</li></ul>	Eval_Knight.v 🗙	
S 📰 💟 🕂	● 火 10月 25 22 14:01:14 ▲	ת לים ביים לי מי	
	- Flow data refreshed. 19 🖯	else if( STOP == 1'b0 ) begin	^
	Elapsed time = 0m 20	state <= state;	
Project Netlist Result	4.742S VM : 212.52 MB 21	end	
	火 10月 25 22 14:01:14	else begin	
	- Project loaded VM :	<pre>if(skip_cnt == skip_max): 0:skip_cnt +1; if(skip_cnt == skip_max) hegin</pre>	
▶ Interface	212.552 MB RSS : 25	state <= (state == state max)? 0: state +1:	
Simulation	258.34 MB 26 ⊖	case(state)	
<ul> <li>Synthesis</li> </ul>	火 10月 25 22 14:20:58 27	0: LED <= 8'b11111100:	
<ul> <li>Placement</li> </ul>	- Opening Efinity IP	1: LED <= 8'b1111001;	
▶ Routing	Catalog 29	2: LED <= 8'b11110011;	
▶ Bitstream	火 10月 25 22 14:21:05 30	3: LED <= 8'b11100111;	
Debugger	- Effinity IP Catalog 31	4: LED <= 8'b11001111;	
	0 Exit status ' Normal 32	5: LED <= 8'b10011111;	
Perinhen/Resource	▲ 火 10月 25 22 14:22:25 33	6: LED <= 8'b00111111;	
r enpirery resource	- Opening Efinity IP 34	7: LED <= 8'b10011111;	
GPIO 11/5	Catalog 35	8: LED <= 8'b11001111;	
ITAC LISSE TAD	火 10月 25 22 14:45:33 36	9: LED <= 8'b11100111;	
JTAG USELTAP 072	– Efinity IP Catalog 37	10: LED <= 8'b11110011;	
Oscillator 0/1	finished. Exit code = 38	11: LED <= 8'b11111001;	
	0 Exit status : Normal 39	<b>default</b> : LED <= 8'b00000000;	
PLL 0/1	火 10月 25 22 14:46:52 40 -	endcase	
Core Resources	- Opening Efinity IP 41	end	
	Catalog 42	end	
Inputs 3/96	入 10月 25 22 14:49:31 43 43 43 43 43 43 43 43 43 43 43 43 43	end	
Outputs 8/11	finished Evit code = 44 en	dmodule	
0,11	0 Evit status ' Normal		
Clocks 1/16	46		•



#### エラーが出たら

dashb寥ard	8
<b>e</b> 11 <u>u</u> (	
Project Netlist Result ♀	
<ul> <li>Interface Simulation</li> <li>Synthesis</li> <li>Placement</li> <li>Routing</li> <li>Bitstream Debugger</li> </ul>	
Logic Elements	55 / 3888
Memory Blocks	0 / 15
Multipliers	0/4
Interface	
Missing Interface Pins	0
Unassigned Core Pins	10
Timing	
Worst Negative Slack (WNS)	NA
Worst Hold Slack (WHS)	NA
•	

エラー個所は

赤字で表示



例えば左図のようなピンアサインエラーならば
'Placement' -> 'xxxx.place.rpt'
を確認する。 ^^^^ (プロジェクト名)
(上図参照)
◆ エラーに応じたレポートを確認する!



### デバイスへの書き込み(プログラミング)

タイミングが要求仕様を満足していることが確認出来たらデバイスへの書き込み (プログラミング)を行います。 書き込みを行うには、ツールバーの'Open Programmer'アイコンをクリックします。



アイコンをクリックすると'Programmer'が現れます(次項)



#### Programmer





#### 詳細なデザイン設定・その他



29

# 続きの閲覧は、下記よりダウンロードお願いいたします。 ↓↓

https://www.restar-ele.com/business/electronic/efinix/efinix\_efinity.html

